This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : H 01 L 21/56

Seq. No. for Official Use: 1-6835-59

TITLE OF INVESTION : MANUFACTURE OF SEMICORDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DIRIOR : Trunco KAMATA, NEC Temagrate, Ltd.

4-12-12 Ritemachi, Tamagara-Shi

APPLICANT : NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCHIFAPA, Patent Agent

MESER OF INVENTIONS: 1

RECOEST FOR EXAMINATION : None

1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

عن<u>مته</u> . 2 .

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of nanufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



•

@公開特許公報(A)

昭62-9639

@Int_Cl_*

规则記号

厅内整理香号

@公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

審査請求 未請求 発明の数 1 (全2頁)

公発明の名称 半導体装置の製造方法

②特 関 昭60-148864

会出 夏 昭60(1985)7月5日

@ 発明者 既 侯 常郎

山形市北町4丁目12至12号 山形日本電気株式会社内

创出 题 人 山形日本電気株式会社 山形市北町 4 丁目12番12号

20代理人 弁理士内原 晋

m 18. 4

1 発明の名称 半端体装置の製造方法

2 特許請求の疑問

パメーンニングされた配配を有するプリント配 舗面板化牛等体テップを搭取し、放牛線体テップ の電板と鉄配配盤との配数を行い、側面倒止後で れを切断分離することを特徴とする牛場体装盤の 製造方法。

3. 発明の評価な数明

(宝装上の利用分野)

本発明は、半減体級数の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのテァ プ都品を信仰度率くかつ安価に提供するものであ る。

(女朱の技術)

. . . .

女夫、との我の牛選休チェブ飛品は、パンテン

グされたリードフレームド半退体ペレットを搭数・ 結膜を行ったのち、リード形状の加工を行いテァ ブ形状ドナるものや、セラミック配品ド半端はペ レットを搭載・結論し概頼到止するものがある。 【発明が解決しようとする問題点】

在来の製法に基づくらのは、象字の列では対止 数にリード加工を行うために制度性等の耐で劣化 が見られるが、形状寸法のパラフキが大をいとい う欠点があり、実装工程でのトラブルの景図となっている。

又、被者の例では、材料が高価である事の外に 材料高量の寸圧パランキ。例止寸圧パランキが大 をいという欠点があり、そはり実在工程でのトラ ブルの景因となっている。

(問題点を無失するための手段)

本規則は、あらかじめま子供当に合致したパターシニンタを施したプリント配設が低に半減体ペレットを搭載し、必要な内部認識を行い、そのは 食子裏を製器で創止し、しかる後側止例プリント 配置が低を切断分離し、個4 0年退休菓子に分離 するものである。との時、女子の女気が行の気管 ヤマーキング本の工程は切断・分割の所扱いずれ でもよく、女子は途やプロセスの意識化ドエタ最 もやりやすい工程で行えばよい。

(突落例)

次に、本発明について図面を多取して取りする。 第1回は完成した展散の側面及び断面を表わし ている。第2回以は本接触の規立に用いるブリン ト配動基準の側断面図、何図内はとのブリント配 銀茶板の平面部分図である。以降図面にない原立 工程を説明する。

プリント配施舗板1ド半線体ペレット3をソルター2で取りつけ固定し、ポンディンダワイヤー4で移動する。この様子を第3間に示す。次に、電子面を制度5で対止する。対止は全面でも配分的に行ってもよい。第4回にこれを示す。是後に電子を切断分離し発成品となる。この様子を第5回に示す。切所はスルーホールの中央部を正確に行う事により、裏面の契係用コンメクトとの連絡を扱うことなく分離出来る。

第5回は出版制止後の多額を切断分離し、個本の要配として完成した様子を示している新面面である。

1 ……ブリント配知芸板、2 ……マウントソルダー、3 ……半導体ペレット、4 ……ギンディングワイヤー、5 ……剣止倒指。

代理人 弁理士 内 底

(資明の効果)

以上即明した様代、本質明によれば加工を展示 序く品質のよい、小型リードレステップニュリア ま子が持られる。外形は従来のリード加工による ナップキャリアに比較し30~50~小型化する事ができ、今後の小数化志向にも十分時紀できる。 素子は小型のダイメードやトランジスメから、大 形のレTI ま子さて広く適用化来、その効果に何 り知れない。

4. 四部の使年な奴勢

第1回は本発明の一貫発外による半導体保健の 部分断面を示した質面図である。

第2回以かよび第2回向はそれぞれプリント配 銀券者の断配かよび平面包である。

(京3 間はブリント配製蓄板に半減体ペレットを 搭載し外形館子と結惑した様子を表わしている側 面図である。

第4回は半導体素子面を促送用患能で対止した 様子を表わず新面図である。

